SLVS-EC Receiver IP

Ver 2.0 準拠 / Ver 3.1 準拠

SLVS-ECとは

SLVS-EC（Scalable Low Voltage Signaling with Embedded Clock）は、ソニーのCMOS イメージセンサに実装される高速・高性能シリアルインターフェースです。
従来のLVDSとは異なり、データにクロックを埋め込まれているため、シリアルバス間のスキューを意識せずに基板設計を行うことが可能です。
「より速く、よりローパワーで、より簡単に」を実現する新しいインターフェース。それが SLVS-EC です。

ラインアップ

シーアイエスではSLVS-EC 2.0 および 3.1 に準拠したレシーバIPを提供しています。
undefined

SLVS-EC RX IP

SLVSEC_2.0

SLVS-EC RXは、SLVS-EC ver 2.0に対応したレシーバIPです。
FPGAの高速トランシーバを介して受信したSLVS-ECデータを解析し、ヘッダ情報やピクセルデータを抽出して出力します。また、ペイロードのエラー検出やエラー訂正（オプション）をサポートしながら、FPGAリソースの使用量を抑えることを重視して設計されています。
本IPとお客様のロジックを組み合わせることで、システム全体のリソース使用量を最適化できます。 

SLVS-EC3 RX IP

SLVSEC_3.1

SLVS-EC3 RXは、SLVS-EC ver 3.1に対応したレシーバIPです。
従来のSLVS-EC RX IPでサポートしている機能に加えて、SLVS-EC ver 3.0以降で採用されたGCC（Gigabit Channel Coding）にも対応しています。GCCは従来の8b/10b符号化と比較して伝送効率を高めた符号化方式です。
本IPを使用すれば、SLVS-EC ver 3.1で規定されている1レーンあたり最大12.5 Gbpsの高速データ伝送が可能です。 

サポート

シーアイエスには各種高速インターフェースや画像処理に関連した RTL 設計、高速信号を含む基板設計、組み込みソフト開発などの分野で経験豊富なエンジニアが多数在籍しております。 IPのカスタマイズ等についてもお気軽にお問い合わせください。