SLVS-EC Receiver IP
SLVS-EC Receiver IP
SLVS-ECとは
SLVS-EC（Scalable Low Voltage Signaling with Embedded Clock）はソニーのCMOS イメージセンサに実装される高速・高性能シリアルインターフェースです。従来のLVDSとは異なり、データにクロックを埋め込まれているため、シリアルバス間のスキューを意識せずに基板設計を行うことが可能です。
「より速く、よりローパワーで、より簡単に」を実現する新しいインターフェース。それが SLVS-EC です。
製品の特徴
シーアイエスでは FPGA の高速トランシーバを経由して受信したバイトデータからピクセルデータを抽出することに特化し、使用リソース量がより少ない IP を開発致しました。FPGA の内部クロックやデータバス構成はアプリケーションによって様々ですが、本 IP とお客様のロジックを組み合わせるなら、トータルの使用リソース量を最適化することが可能です。また本 IP を使用したリファレンスデザインも合わせて提供致します。
製品の仕様
スペック表
| バージョン | 2.0 準拠 |
|---|---|
| 入力レーン数 | 1,2,4,6,8 |
| 出力バス数 | 2,4,8,12,16（入力レーン数の 2 倍になります） |
| RAW フォーマット | RAW8,10,12,14,16 |
| ライン長 | 4～無制限 |
| ECC オプション | 非対応 |
| CRC オプション | 非対応 |
| マルチストリーム | 非対応 |
| ボーレート | Grade1 ～ Grade3（トランシーバの設定により選択可能です） |
| ヘッダ情報出力 | Frame Start/End, Line Valid, Line Number, EBD Line, Data ID, Header CRC Error |
リソースの使用量
AMD社 AC701 ボード上で IP 単体を論理合成した場合のリソースの使用量は以下のようになります。
| リソース | 他社 | シーアイエス |
| Register | 9654 | 1724 |
|---|---|---|
| LUT | 6179 | 3827 |
| Block RAM | 4 | 0 |
対応デバイス
AMDの 7シリーズ, Ultrascale, Ultrascale+など。他のデバイス、他社FPGAについてはご相談下さい。
デモンストレーション環境
AMD社 AC701 ボードとソニー製センサボードを接続し、最大 2 レーンまでのデモンストレーションが可能です。また中継基板を別途作成すれば KC705（最大 4 レーン）、VC707（最大 8 レーン）など、他のボードでもデモンストレーションが可能です。
サポート体制
シーアイエスには各種高速インターフェースや画像処理に関連した RTL 設計、高速信号を含む基板設計、組み込みソフト開発などの分野で経験豊富なエンジニアが多数在籍しております。 IP のカスタマイズ、AMD社以外の FPGA 対応についてもお気軽にお問い合わせください。