株式会社シーアイエス

language

JP

EN

FPGA設計者の採用情報

Recruitment

中途採用 FPGA設計

FPGA設計 イメージ画像

業務内容
・論理回路設計(Varilog,VHDL)
・カメラ信号処理IP、画像処理IPの開発
具体的には...
・カメラシステムの企画・設計・開発
・機能検証、論理合成など
必要な経験・資格
・半導体ロジックの開発経験
・ASIC、FPGA、画像処理の経験
求める人物像
・新しい事への探究心、社内外との臨機応変な対応、チャレンジ精神をお持ちの方
産業用カメラの「知識・経験」は一切必要ありません。

採用要項

給与

推定年収 400万~530万
月給 195,600円 ~ 337,760円
賃金形態 月給制
手当 等級手当・・36,000円
通勤手当・・全額支給
残業手当・・有
賞与 基本年2回(6月・12月)4ヶ月 ※前年度実績
※会社収益により変動有
昇給 年1回(9月)

就業時間

就業時間 フレックスタイム制
※1日の標準労働時間 8時間00分
※コアタイムなしのフレックスタイム制
休憩時間 60分
残業 有・・・10時間未満 / 月
勤務地 ソルーション開発センター(東中野)

制度

退職金 有(勤務2年以上で中小企業退職金共済に加入)
社会保険 厚生年金・健康保険・雇用保険・労働保険 有
寮・社宅

休日

休日 年間123日(土曜・日曜・祝祭日・年末年始)
有給休暇 入社後6ヶ月経過後に10日を付与する

応募方法と採用までの流れ

1. 応募 下記宛に履歴書(写真添付)・職務経歴書を希望職種明記の上、郵送、あるいはメールにて送付ください

〒193-0834 東京都八王子市東浅川町539-5
株式会社シーアイエス 総務部 採用担当 宛
メール送付の場合
mail add

2. 書類選考 ご応募いただいた内容に基づき、募集部署にて選考致します。 ※原則として1週間程度で合否のご連絡を致しますが、応募者が多数の場合、選考に時間がかかることがございますのでご了承ください。
3. 一次面接 Eメール及び電話にてご都合を確認させて頂き、場所と時間の設定を行った上で、募集部門責任者及び採用担当者が面接を行います。※通常1週間程度で合否のご連絡を致します。
4. 二次面接 Eメール及び電話にてご都合を確認させて頂き、場所と時間の設定を行った上で、役員が面接を行います。※通常1週間程度で合否のご連絡を致します。
5. 内定 内定通知書・労働条件通知書を発行致します。